



Universidad San Carlos de Guatemala
Facultad de Ingeniería
Ingeniería en Ciencias y Sistemas
Laboratorio de Organización Computacional
Práctica No. 2 – Segundo Semestre 2026

LÓGICA BINARIA Y COMBINACIONAL LOGICCALC

Grupo no. 5

Nombre	Carné	Rol
Carmen Pamela Marroquín Salgado	202308291	
Randall Steven Quinteros García	202202123	
Carlos Javier Guerra Peralta	201703689	
Silvia María Mejía Fernández	202100169	

Sección C
Tutor Académico: Eduardo Antonio Reyes Pineda
26 de agosto de 2026

INDICE

1.	INTRODUCCIÓN	3
2.	OBJETIVOS	4
2.1	Objetivo General.....	4
2.2	Objetivos Específicos	4
3.	DISEÑO LOGICO.....	5
3.1	Tabla de selección general de las operaciones	5
3.2	Resumen general de módulos	5
4.	FUNCIONES BOOLEANAS	6
4.1	Tabla de verdad del selector de operaciones	6
4.2	Suma	6
4.3	Resta	6
4.4	Multiplicación	7
4.5	Potencia	7
4.6	AND	7
4.7	OR	7
4.8	NAND	7
4.9	XNOR	7
5.	MAPAS DE KARNAUGH.....	8
5.1	Mapa de Karnaugh – Suma	8
5.2	Mapa de Karnaugh – Resta	8
5.3	Mapa de Karnaugh – Multiplicación	8
5.4	Mapa de Karnaugh – Potencia	9
5.5	Mapa de Karnaugh – AND	9
5.6	Mapa de Karnaugh – OR	9
5.7	Mapa de Karnaugh – NAND	10
5.8	Mapa de Karnaugh – XNOR	10
5.9	Simplificación final	10
6.	DIAGRAMAS DE DISEÑO	11
7.	MATERIALES UTILIZADOS.....	12
8.	PRESUPUESTO	13
9.	CONCLUSIONES.....	14

1.INTRODUCCIÓN

La práctica consiste en el diseño e implementación de un prototipo de calculadora digital denominado LogicCalc, basado en los principios de lógica combinacional para simular el funcionamiento de una Unidad Aritmética Lógica (ALU).

El sistema diseñado permite realizar operaciones aritméticas como suma, resta, multiplicación y potencia, además de operaciones lógicas como AND, OR, NAND y XNOR. La selección de cada operación se realiza mediante tres señales de control denominadas C, B y A, permitiendo activar una operación específica entre las ocho disponibles.

El diseño utiliza circuitos integrados TTL, compuertas lógicas y circuitos combinacionales, buscando representar la forma en que una computadora procesa operaciones binarias mediante unidades independientes de cálculo y control.

La implementación final integra una unidad aritmética, una unidad lógica y una unidad comparativa, mostrando los resultados mediante displays de siete segmentos y LEDs indicadores.

2.OBJETIVOS

2.1 Objetivo General

Diseñar e implementar una Unidad Aritmética Lógica (ALU) combinacional capaz de ejecutar operaciones aritméticas y lógicas utilizando compuertas digitales y circuitos integrados TTL.

2.2 Objetivos Específicos

- Implementar un sistema de selección de operaciones mediante señales de control C, B y A.
- Diseñar circuitos combinacionales capaces de ejecutar suma, resta, multiplicación y potencia.
- Implementar operaciones lógicas AND, OR, NAND y XNOR utilizando compuertas digitales.
- Integrar una unidad comparativa capaz de identificar valores mayores, menores e iguales entre dos operandos.
- Diseñar la visualización de resultados mediante displays de siete segmentos y LEDs.
- Validar el funcionamiento del circuito mediante simulación en Proteus y montaje físico.

3.DISEÑO LOGICO

3.1 Tabla de selección general de las operaciones

C	B	A	Operación
0	0	0	Suma
0	0	1	Resta
0	1	0	Multiplicación
0	1	1	Potencia
1	0	0	AND
1	0	1	OR
1	1	0	NAND
1	1	1	XNOR

3.2 Resumen general de módulos

Descripción	Código/Modelo	Cantidad aproximada	Uso dentro del circuito
Compuerta AND	7408	5	Operaciones AND, NAND y lógica de control
Compuerta OR	7432	2	Operaciones OR y combinaciones lógicas
Compuerta NOT	7404	3	Inversión de señales y complemento a dos
Compuerta XOR	7486	3	XOR y XNOR
Sumador binario	7483/74283	4	Suma, resta, multiplicación y potencia
Comparador de magnitud	7485/74285	1	Comparación entre números A y B
Multiplexor	74157	2	Selección de resultados de operaciones
Decoder	74138	1	Decodificación de señales CBA
Decoder BCD a 7 segmentos	7447/7448	4	Control de displays
Transistor NPN	2N2222	8	Control de displays e indicadores
Display de 7 segmentos	Ánodo/Cátodo común	4	Mostrar resultados
LED indicador	-	10	Resultados lógica e indicadores de unidad activa
DIP Switch 4 posiciones	-	2	Entrada de operandos A y B
DIP Switch 3 posiciones	-	1	Selección CBA
Fuentes 5V DC	-	1	Alimentación del circuito

4.FUNCIONES BOOLEANAS

Para generar las señales de activación de cada módulo se utiliza lógica combinacional. Las salidas del controlador son:

- SUM
- REST
- MULT
- POT
- AND
- OR
- NAND
- XNOR

4.1 Tabla de verdad del selector de operaciones

C	B	A	S	R	M	P	AND	OR	NAND	XNOR
0	0	0	1	0	0	0	0	0	0	0
0	0	1	0	1	0	0	0	0	0	0
0	1	0	0	0	1	0	0	0	0	0
0	1	1	0	0	0	1	0	0	0	0
1	0	0	0	0	0	0	1	0	0	0
1	0	1	0	0	0	0	0	1	0	0
1	1	0	0	0	0	0	0	0	1	0
1	1	1	0	0	0	0	0	0	0	1

4.2 Suma

Activa cuando: $C = 0, B = 0, A = 0$

Mintermino: $S = \sum m(0)$

$$SUM = \bar{C} * \bar{B} * \bar{A}$$

4.3 Resta

Activa cuando: $C = 0, B = 0, A = 1$

Mintermino: $R = \sum m(1)$

$$REST = \bar{C} * \bar{B} * A$$

4.4 Multiplicación

Activa cuando: $C = 0, B = 1, A = 0$

Mintermino: $M = \sum m(2)$

$$MULT = \bar{C} * B * \bar{A}$$

4.5 Potencia

Activa cuando: $C = 0, B = 1, A = 1$

Mintermino: $P = \sum m(3)$

$$POT = \bar{C} * B * A$$

4.6 AND

Activa cuando: $C = 1, B = 0, A = 0$

Mintermino: $AND = \sum m(4)$

$$AND = C * \bar{B} * \bar{A}$$

4.7 OR

Activa cuando: $C = 1, B = 0, A = 1$

Mintermino: $OR = \sum m(5)$

$$OR = C * \bar{B} * A$$

4.8 NAND

Activa cuando: $C = 1, B = 1, A = 0$

Mintermino: $NAND = \sum m(6)$

$$NAND = C * B * \bar{A}$$

4.9 XNOR

Activa cuando: $C = 1, B = 1, A = 1$

Mintermino: $XNOR = \sum m(7)$

$$XNOR = C * B * A$$

5. MAPAS DE KARNAUGH

5.1 Mapa de Karnaugh – Suma

$$S = \sum m(0)$$

CB/A	0	1
00	1	0
01	0	0
11	0	0
10	0	0

$$S = \overline{C}B\overline{A}$$

5.2 Mapa de Karnaugh – Resta

$$R = \sum m(1)$$

CB/A	0	1
00	0	1
01	0	0
11	0	0
10	0	0

$$R = \overline{C}B\overline{A}$$

5.3 Mapa de Karnaugh – Multiplicación

$$M = \sum m(2)$$

CB/A	0	1
00	0	0
01	1	0
11	0	0
10	0	0

$$M = \overline{C}B\overline{A}$$

5.4 Mapa de Karnaugh – Potencia

$$P = \sum m(3)$$

CB/A	0	1
00	0	0
01	0	1
11	0	0
10	0	0

$$P = \bar{C}BA$$

5.5 Mapa de Karnaugh – AND

$$AND = \sum m(4)$$

CB/A	0	1
00	0	0
01	0	0
11	0	0
10	1	0

$$AND = C\bar{B}\bar{A}$$

5.6 Mapa de Karnaugh – OR

$$OR = \sum m(5)$$

CB/A	0	1
00	0	0
01	0	0
11	0	0
10	0	1

$$OR = C\bar{B}A$$

5.7 Mapa de Karnaugh – NAND

$$NAND = \sum m(6)$$

CB/A	0	1
00	0	0
01	0	1
11	0	0
10	0	0

$$NAND = C\bar{B}\bar{A}$$

5.8 Mapa de Karnaugh – XNOR

$$XNOR = \sum m(7)$$

CB/A	0	1
00	0	0
01	0	0
11	0	1
10	0	0

$$XNOR = CBA$$

5.9 Simplificación final

$$S = \bar{C}\bar{B}\bar{A}$$

$$R = \bar{C}\bar{B}A$$

$$M = \bar{C}B\bar{A}$$

$$P = \bar{C}BA$$

$$AND = C\bar{B}\bar{A}$$





$$OR = C\bar{B}A$$

$$NAND = C\bar{B}\bar{A}$$



$$XNOR = CBA$$

6. DIAGRAMAS DE DISEÑO

BLOQUE ARITMETICO



BLOQUE LOGICO



7.MATERIALES UTILIZADOS

7.1 Bloque aritmético

No.	Material	Cantidad	Función
1	Circuito integrado 74LS283	2	Sumadores completos de 4 bits para operaciones aritméticas
2	LEDs de 5 mm	8	Representación visual del resultado binario
3	Resistencias 330 Ω	8	Limitación de corriente para los LEDs
4	Protoboard	1	Montaje del bloque aritmético
5	Cables jumper macho-macho	20	Conexión entre sumadores y salidas
6	Fuente de alimentación 5V	1	Alimentación de los circuitos integrados

7.2 Bloque lógico

No.	Material	Cantidad	Función
1	DIP Switch de 4 posiciones	1	Ingreso de valores binarios de entrada (A0-A3)
2	Circuito integrado 74LS08	1	Generación de operaciones lógicas AND
3	Resistencias 10 k Ω	4	Configuración pull-down de las entradas del DIP Switch
4	Protoboard	1	Montaje del circuito lógico
5	Cables jumper macho-macho	20	Interconexión entre entradas y compuertas lógicas
6	Fuente de alimentación 5V	1	Alimentación de los circuitos integrados TTL

8.PRESUPUESTO

No.	Descripción	Cantidad	Precio unitario (Q)	Total (Q)
1	Integrado 74LS08 (Compuerta AND)	9	8	72
2	Integrado 74LS283 (Sumador 4 bits)	8	10.5	84
3	Integrado 74LS157 (Multiplexor)	6	7	42
4	Integrado 74LS85 (Comparador 4 bits)	5	11	55
5	Integrado 74LS47 (Decodificador BCD a 7 segmentos)	1	11	11
6	Integrado 74LS04 (Compuerta NOT)	1	5.5	5.5
7	Integrado 7447	3	15	45
8	DIP Switch 4 bits	3	6	18
9	Display ánodo común	1	10	10
10	LEDs	14	1	14
11	Resistencias 330 Ω	8	4	32
12	Resistencias 1/4 W	8	1	8
13	Resistencias 10 k Ω	4	0.25	1
14	Capacitor 100 nF	7	4	28
15	Capacitor 10 μ F 16V	1	1.25	1.25
16	Protoboard 830 puntos	5	45	225
17	Jumpers macho-macho / Dupont	1 paquete	30	30
18	Cable Dupont X40	1	26	26
19	Fuente de alimentación 5V	1	65	65
20	Alambre calibre 22	10 m	2.25	22.5
21	Placa perforada 10×10 cm	1	16	16

811.25

9.CONCLUSIONES

- El desarrollo de la Unidad Aritmética Lógica (ALU) permitió aplicar los fundamentos de la lógica combinacional mediante el uso de compuertas digitales, circuitos integrados TTL y módulos especializados para realizar operaciones aritméticas, lógicas y comparativas.
- La implementación del sistema de control mediante las señales C, B y A permitió seleccionar correctamente cada una de las ocho operaciones requeridas, garantizando que únicamente una unidad de procesamiento se encuentre activa al momento de mostrar un resultado.
- El análisis mediante funciones booleanas y mapas de Karnaugh facilitó la simplificación y representación matemática del circuito de control, permitiendo obtener expresiones lógicas optimizadas para la activación de cada operación.
- La separación del sistema en módulos independientes (unidad aritmética, unidad lógica, unidad comparativa y controlador) permitió una mejor organización del diseño, facilitando la simulación, construcción física y comprobación del funcionamiento del circuito.
- La utilización del simulador Proteus permitió validar previamente las conexiones, señales de control y comportamiento de los diferentes componentes antes de realizar el montaje físico, reduciendo errores durante la implementación.
- El proyecto permitió comprender el funcionamiento básico de una ALU utilizada en sistemas computacionales reales, demostrando cómo las operaciones binarias pueden ser procesadas mediante circuitos combinacionales sin la necesidad de elementos secuenciales.
- Finalmente, la construcción de LogicCalc fortaleció los conocimientos sobre diseño digital, interpretación de diagramas lógicos, manejo de circuitos integrados y aplicación práctica de conceptos vistos en la asignatura de Organización Computacional.